24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
是什么導(dǎo)致PCB中的信號完整性問題？
PCB中信號完整性問題的最重要原因可能是更快的信號上升時(shí)間。當(dāng)電路和設(shè)備以中等的上升和下降時(shí)間在中低頻率下工作時(shí)，由于PCB設(shè)計(jì)而引起的信號完整性問題很少出現(xiàn)。但是，當(dāng)我們在較高（RF和更高）頻率下工作時(shí)，信號上升時(shí)間要短得多，因此，由于PCB設(shè)計(jì)而引起的信號完整性成為一個(gè)非常大的問題。
一般而言，快速的信號上升時(shí)間和高信號頻率會(huì)增加信號完整性問題。
為了進(jìn)行分析，我們可以將各種信號完整性問題分為以下幾類：
1、由于不受控制的線路阻抗規(guī)范而導(dǎo)致的信號劣化傳播延遲導(dǎo)致信號衰減
2、線路阻抗不連續(xù)而導(dǎo)致信號劣化信號衰減引起的信號衰減
3、一個(gè)導(dǎo)體上由于其他導(dǎo)體而產(chǎn)生的串?dāng)_
4、電和地面配電網(wǎng)引起的問題
系統(tǒng)的EMI和輻射
由于線路阻抗不受控制而導(dǎo)致的信號衰減：
網(wǎng)絡(luò)上的信號質(zhì)量取決于信號跡線及其返回路徑的特性。在線路上運(yùn)行期間，如果信號遇到線路阻抗的變化或不均勻，則會(huì)遭受反射而引起振鈴和信號失真。此外，信號上升時(shí)間越快，由不受控制的線路阻抗變化引起的信號失真就越大。
我們可以通過以下方法減少或消除線路阻抗變化，從而將反射引起的信號失真降至最低：
確保信號線及其返回路徑充當(dāng)具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線。
將信號返回路徑作為均勻平面放置在靠近信號層的位置。
確保受控阻抗信號線看到匹配的源阻抗和接收器阻抗–與信號線的特征阻抗相同。這可能需要在源極和接收器端添加適當(dāng)?shù)慕K端電阻。
由于其他阻抗不連續(xù)而導(dǎo)致的信號衰減：
正如我們前面提到的，如果信號在傳播過程中遇到阻抗不連續(xù)性，則會(huì)遭受反射而引起振鈴和信號失真。在遇到以下情況之一時(shí)，將發(fā)生線路阻抗不連續(xù)：
1、當(dāng)信號在其路徑中遇到過孔時(shí)。
2、當(dāng)信號分支成兩行或更多行時(shí)。
3、當(dāng)信號返回路徑平面遇到不連續(xù)點(diǎn)（例如分裂）時(shí)。
4、當(dāng)線根連接到信號線時(shí)。
5、當(dāng)信號線在源端開始時(shí)。
6、信號線在接收器端終止時(shí)。
7、當(dāng)信號和返回路徑連接到連接器引腳時(shí)。
并且，信號上升時(shí)間越快，由阻抗不連續(xù)引起的信號失真就越大。
我們可以通過以下方法將由于線路阻抗不連續(xù)而導(dǎo)致的信號失真降至最低：
通過使用較小的微孔和HDI PCB技術(shù)，可將通孔和通孔短線造成的不連續(xù)影響最小化。
減少跟蹤存根的長度。
當(dāng)在多個(gè)位置使用信號時(shí)，以菊花鏈方式而不是多點(diǎn)分支方式路由走線。
源端和接收端的終端電阻合適。
使用差分信號和緊密耦合的差分對，它們本質(zhì)上更不受信號返回路徑平面中的不連續(xù)性影響。
確保在發(fā)生不連續(xù)的連接器處，信號線應(yīng)盡可能短，信號返回路徑應(yīng)盡可能寬。
由于傳播延遲導(dǎo)致的信號衰減：
信號在PCB上從源到接收器傳播時(shí)需要有限的時(shí)間。信號延遲與信號線長度成正比，與特定PCB層上的信號速度成反比。如果數(shù)據(jù)信號和時(shí)鐘信號的總延遲不匹配，它們將在不同的時(shí)間到達(dá)接收器進(jìn)行檢測，這將導(dǎo)致信號偏斜；過度的偏斜會(huì)導(dǎo)致信號采樣錯(cuò)誤。隨著信號速度變得越來越高，采樣率也越來越高，可允許的偏斜變得更小，從而更容易出現(xiàn)由于偏斜引起的誤差。
提示：信號延遲匹配（主要是走線長度匹配）可以很大程度地減少一組信號線中的偏斜。
由于信號衰減而導(dǎo)致的信號劣化：
由于傳導(dǎo)走線電阻（由于趨膚效應(yīng)而在較高頻率下增加）和介電材料耗散因數(shù)Df引起的損耗，信號在PCB線路上傳播時(shí)會(huì)遭受衰減。這兩個(gè)損耗都隨頻率增加而增加，因此，信號的較高頻率分量將比較低頻率分量遭受更大的衰減。這會(huì)導(dǎo)致信號帶寬的減少，進(jìn)而由于信號上升時(shí)間的增加而導(dǎo)致信號失真；信號上升時(shí)間過長會(huì)導(dǎo)致數(shù)據(jù)檢測錯(cuò)誤。
提示：當(dāng)信號衰減是一個(gè)重要的考慮因素時(shí)，必須選擇正確類型的低損耗高速材料并適當(dāng)控制走線幾何形狀，以很大程度地減小信號損耗。
串?dāng)_噪聲引起的信號衰減：
信號線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會(huì)耦合到相鄰的信號線上，從而在串?dāng)_附近產(chǎn)生有害信號，并在相鄰信號線上產(chǎn)生開關(guān)噪聲。由于互電容和互電感而發(fā)生耦合。在均勻的傳輸線中，電容和電感耦合的相對數(shù)量是可比較的。如果傳輸線不連續(xù)，通常電感耦合起主導(dǎo)作用，并導(dǎo)致開關(guān)噪聲。與往常一樣，更快的上升時(shí)間信號會(huì)產(chǎn)生更多的串?dāng)_和開關(guān)噪聲。
串?dāng)_和開關(guān)噪聲可通過以下方法降低：
增加相鄰信號線之間的間隔。
使信號返回路徑盡可能寬，并且像均勻平面一樣均勻，并避免分割返回路徑。
使用較低介電常數(shù)的PCB材料。
使用差分信號和緊密耦合的差分對，它們本質(zhì)上更不受串?dāng)_影響。
由于電源和地面分配網(wǎng)絡(luò)而導(dǎo)致的信號衰減：
電源和接地導(dǎo)軌或路徑或平面的阻抗非常低，但阻抗非零。當(dāng)設(shè)備的輸出信號和內(nèi)部門切換狀態(tài)時(shí)，通過電源和接地軌/路徑/平面的電流會(huì)發(fā)生變化，從而導(dǎo)致電源和接地路徑中的電壓下降。這將降低設(shè)備電源和接地引腳之間的電壓。此類情況的頻率越高，信號轉(zhuǎn)換時(shí)間越快，同時(shí)線路切換狀態(tài)的數(shù)量越多，電源和接地軌兩端的電壓下降幅度就越大。這將減少信號的噪聲余量，如果過多，則會(huì)導(dǎo)致設(shè)備故障。
為了減少這些影響，配電網(wǎng)絡(luò)的設(shè)計(jì)必須盡量減小電源系統(tǒng)的阻抗：
電源平面和接地平面應(yīng)盡可能靠近在一起，并盡可能靠近PCB表面。
在電源和接地軌之間應(yīng)使用多個(gè)低電感去耦電容器，并且應(yīng)將它們放置在盡可能靠近器件電源和接地引腳的位置。
使用短引線的設(shè)備包裝。
使用薄的高電容芯線用于電源和接地可顯著增加電容，并降低電源和接地軌之間的阻抗。
由于EMI而導(dǎo)致的信號衰減：
EMI隨頻率和信號上升時(shí)間的增加而增加。對于單端信號電流，輻射遠(yuǎn)場強(qiáng)度隨頻率線性增加，對于差分信號電流，輻射遠(yuǎn)場強(qiáng)度隨頻率線性增加。