24小時聯系電話:18217114652、13661815404
中文
行業資訊
是什么導致高速通道仿真中出現 Gibbs 振鈴？
是什么導致高速通道仿真中出現 Gibbs 振鈴？
在復雜板上設計高速通道需要在測試板上進行模擬、測量或兩者兼有，以確保設計按預期運行。給定已知輸入激勵（脈沖、位序列或任意波形），使用變換和卷積運算，仿真可用于生成信號行為的預測。不幸的是，由于用于描述通道響應的模型不完整，模擬可能會預測在現實中不會發生的行為。
吉布斯振鈴是使用帶限網絡參數計算信道響應時可能發生的影響之一。當我寫“帶限”網絡參數時，我的意思是通道的 S 參數沒有擴展到無限頻率的數據。不幸的是，任何測量的 S 參數（或任何其他網絡參數）都不會具有無限的頻率內容。簡單的組件（無源、無損傳輸線和一些完美的 RF 電路）可以在無限頻率范圍內具有完全已知的 S 參數，但您的 PCB 上的真實組件和元件永遠不會以完美的精度知道。
由于您將在仿真中使用的所有測量網絡參數數據都不完美，那么在創建信道響應仿真時，勇敢的信號完整性工程師應該怎么做？首先，讓我們看看通道模擬過程，以及如何溫和地修改參數以抑制振鈴偽影并揭示真實的通道響應。
帶限信道仿真過程
正如測量中的情況一樣，由于網絡參數通常受帶寬限制，因此信道模擬中可能會出現吉布斯振鈴。
計算通道中每個元素的網絡參數，從組件制造商處采購，或根據測量結果編譯
通道構造為級聯網絡，用于定義通道的傳遞函數
傳遞函數是使用逆傅立葉變換轉換為脈沖響應函數
計算通道脈沖響應函數與輸入時域脈沖的卷積；這給出了對所需輸入的通道響應
這個過程產生任意輸入信號的通道響應（即輸出波形）。不幸的是，如果存在錯誤配對的通道網絡參數矩陣和輸入信號，計算結果將不完全準確，并且可能包含吉布斯振鈴。換句話說，阻抗匹配的傳輸線或電路在感興趣的頻帶內可能看起來不匹配。
在已知輸入的時域中模擬 DUT 的響應。輸出可能會在前沿和下降沿出現振鈴。
現在人們不得不問，觀察到的振鈴是真實的，還是可以忽略的人工制品？請注意，電路和通道中存在振鈴的真正原因，最常見的是存在非線性正反饋或電感過大時。如果模擬中使用的網絡參數是帶限的，即數據僅存在于足夠高的頻率，則可能會出現上述結果。
使用網絡參數數據（包括從 VNA 測量中收集的 S 參數）來預測任意信道響應的問題在于數據總是受帶寬限制；它不能用于預測設計對每個可能的輸入信號的響應。當您設計具有級聯元素的通道時，通道的帶寬將始終受到帶寬最小的元素的限制。這是因為帶寬并行添加，如下所示：
在已知輸入的時域中模擬 DUT 的響應。輸出可能會在前沿和下降沿出現振鈴。
作為信號完整性工程師，您的工作是確保選擇輸入信號，使其帶寬不超過 DUT 網絡參數的帶寬（S 參數如上所示）。這意味著您的數字信號和脈沖的上升沿不能太快，否則您可能會預測不存在的響應。
網絡參數帶寬
就像您的示波器需要有足夠的頻域帶寬來重建測量的時域信號而沒有正弦插值誤差或帶限變換誤差一樣，您的網絡參數也需要有足夠高的帶寬。這就引出了一個問題，解析具有已知 10-90 上升時間的給定數字信號所需的最小帶寬是多少？
這是一個重要的問題，因為它與您要模擬的通道或電路的濾波順序有關。正如我在上一篇文章中所討論的，您可以從數學上證明，一旦包含色散和粗糙度，所有實際傳輸線都是分數階濾波器；它們僅在粗糙度和皮膚電阻無關緊要的低頻下是一階的。其他電路，如匹配網絡和許多印刷 RF 電路，可能具有電感行為并且是二階或更高階濾波器。通道的濾波順序將決定解析具有定義上升時間的數字信號所需的帶寬量）。
幸運的是，您可以使用一種計算來確定任何通用濾波器階次所需的最小帶寬，在滾降曲線中定義了 -3 dB 截止頻率。這是使用上升時間-帶寬乘積（字面意思是最小帶寬乘以 90-10 信號上升時間）來量化的。這有點復雜，我不會在這里重現結果（我將其保存到另一篇文章中）。您會發現，對于非常高階的濾波器（至少 16 階），所需的帶寬至少是信號上升時間的倒數。
對于大多數 2 電平數字信號，解析具有定義的 10-90 上升時間的信號所需的最小帶寬值是一個很好的經驗法則。
開窗
您可以用來在網絡參數中應用溫和滾降以使系統在高頻下充當低階濾波器的一個技巧是應用窗口函數。我們這樣做的一個原因是低階濾波器比高階濾波器需要更少的帶寬。Hamming 和 Tukey 窗口在處理 MRI 圖像中很常見，并且都適用于網絡參數窗口。
另一個（更簡單的）技巧是只用較慢的信號來模擬設計。如果您的測量受帶寬限制，并且您無法返回并獲得更高頻率的新測量，那么如果您使用稍慢的信號，您仍然可以了解信道響應。您仍然可以在上升沿看到瞬態響應，但如果激勵波形的帶寬與網絡參數相比足夠低，您將不會看到強烈的吉布斯振鈴。
當您需要在確保信號完整性和防止吉布斯現象的同時設計、仿真和布局電子設備時，請使用Altium Designer ? 中的全套 PCB 設計、布局和SPICE 仿真功能。