24小時聯系電話:18217114652、13661815404
中文
技術專題
電子電路設計中的CMOS差分放大器
回顧一下電子電路設計生涯，COM差分放大器用了不知凡幾。如果您使用SoC進行電子電路設計，則可能需要構建自己的差分放大器電路。這些差分放大器將集成到SoC中，只要您正確布置SoC，就可以放心信號不會失真。否則，您將需要布置多個分立組件并正確布線。這是有助于理解CMOS差分放大器和單端放大器之間差異的地方。
單端與差分放大器
顧名思義，這些不同類型的放大器使用單端或差分信號。在PCB層，您在單端放大器上接地的任何連接都應參考同一接地層。發送到放大器輸入的信號應參考與放大器相關連接相同的接地層。這類似于在標準邏輯門IC或類似組件中執行的操作。
對于差分放大器，輸入通常是模擬差分信號，這意味著在每個輸入端看到的電壓具有相同的峰峰值電壓和相反的極性。但是，差分數字信號也可以與差分放大器一起使用。放大器看到的電壓定義為反相輸入和同相輸入之間的差。很好地提供了共模噪聲抑制。
請注意，通過將輸入之一連接到所需電勢（通常是接地），可以將差分放大器與單端信號一起使用。在這種情況下，您發送到放大器輸入的輸入單端信號將參考接地輸入。運算放大器實際上是差分放大器，通常以此處描述的方式作為等效的單個放大器運行。為了提供放大作用，在輸出和輸入之一之間構建了一個反饋環路。放大的確切級別和輸出的極性將取決于使用放大器上的哪些輸入以及反饋回路中出現的分量值。
請注意在電子電路設計時，差分放大器可以具有差分輸出（稱為全差分放大器），也可以通過將端子之一接地將其轉換為單端輸出。在全差分放大器中，差分輸出可用于多級差分放大器（即級聯放大器）。注意，可以獨立于差分電壓輸出來控制某些CMOS差分放大器的共模電壓輸出。在多級放大器中，上游級的共模輸出應設為零，以防止下游放大器進入飽和狀態。
CMOS差分放大器中的耦合
電子電路設計中，如果要使用分立元件構建多級CMOS差分放大器，則需要確定在放大器級之間使用的耦合方法。在確定多級放大器的正確耦合方法時，您需要考慮放大器的帶寬。例如，通常在放大器級之間使用RC耦合作為高通濾波器，從而有效地阻止上游放大器輸出上的任何DC偏置。LC耦合對于無線電信號也很有用，盡管要小心放置在放大器級之間的LC濾波器的帶寬。
無論使用哪種耦合方法，在使用高速或高頻電子電路設計時都需要確保阻抗匹配。在高功率和高頻率下工作時（例如，在微波或毫米波信號鏈的Tx端），您很可能需要阻抗匹配每個放大器級，長度匹配您的走線。負載拉力分析是確定阻抗匹配的理想工具，諧波平衡分析對于檢查失真非常有用。使用調頻信號時，您需要使用諧波平衡分析來確定單端或差分放大器電路中的三階互調產物（3OIP）。
如果您使用的是采用CMOS工藝制造的模擬IC，則它可能會包括CMOS差分放大器級。一個很好的例子是集成收發器單元。該單元的數據輸入端可能使用差分信號接收數據，該數據將輸入到CMOS差分放大器。在Rx和Tx端，您會發現一個單端放大器，它們分別在接近飽和和線性狀態下運行。
如果您使用CMOS放大器進行波形處理（即，通過利用高輸入的飽和度將模擬信號轉換為方波），則需要確保輸出不會交叉回到模擬部分董事會。當放大器在飽和下運行時，這種類型的波動會利用諧波產生，這會迫使周期性的輸入模擬信號使輸入飽和并形成方波。如果放大器的方波輸出交叉回到上游模擬部分，則高次諧波含量會干擾板上的其他敏感模擬信號。
CMOS差分放大器（和其他放大器）的優點在于，輸入具有高共模抑制比（CMRR）。一個體面的放大器將具有很容易超過60 dB的CMRR。不同模擬部分之間或模擬與新方波之間的干擾將顯示為系統中其他位置的共模噪聲。使用單端放大器，您將獲得噪聲反饋效果，從而提高放大器輸出的本底噪聲。差分放大器會自然地濾除這種共模噪聲，并且您不會在系統的不同部分之間反復放大噪聲。
當您需要在電路中包括CMOS差分放大器并檢查其行為時，就需要電子電路設計和分析軟件，其中包括一整套布局和仿真。上海韜放電子提供專業的電子電路設計服務，如果您有這方面的需求，請聯系我們。