24小時聯(lián)系電話:18217114652、13661815404
中文
技術專題
GaN晶體管電路的布局注意事項
隨著用MOSFET使GaN器件的價格正常化，以及具有不同額定電壓和功率處理能力的各種器件的擴展，在主流應用中實現(xiàn)了更廣泛的接受，例如計算機的DC-DC轉換器，機器人，電動自行車和踏板車。早期采用者的經(jīng)驗為后來進入GaN世界的參與者提供了更快進入生產(chǎn)的道路。
本文是討論三個主題的系列文章的第一篇，這三個主題可以幫助電源系統(tǒng)設計人員以最低的成本獲得最大的GaN基設計優(yōu)勢。這三個主題是：（1）布局注意事項；（2）散熱設計，可最大程度地處理功率；（3）降低成本的EMI降低技術。
GaN的高開關速度帶來的寄生電感
在比老化的MOSFET更高的頻率下使用GaN能夠引起人們對寄生電感的衰減效應的關注在電源轉換電路[1]中。這種電感阻礙了GaN極快開關功能的全部優(yōu)勢的提取，同時減少了EMI的產(chǎn)生。對于大約80％的功率轉換器中使用的半橋配置，寄生電感的兩個主要來源是：（1）由兩個電源開關器件以及高頻總線電容器形成的高頻功率環(huán)路，以及（2）由柵極驅動器，功率器件和高頻柵極驅動電容器組成的柵極驅動環(huán)路。共源極電感（CSI）由環(huán)路電感的一部分定義，該部分對柵極環(huán)路和電源環(huán)路都通用。如圖1中的箭頭所示。
圖1：半橋功率級的示意圖，其中功率和柵極驅動環(huán)路以及虛線所示的公共源極電感
最小化寄生電感
當考慮高速功率器件的布局時，所有寄生電感的最小化至關重要。不可能相等地減少電感的所有分量，因此，必須按重要性順序解決，從公共源電感開始，然后是電源環(huán)路電感，最后是柵極環(huán)路電感。
對于高壓PQFN（功率四方扁平無引線）MOSFET封裝，眾所周知，需要單獨的柵極返回源引腳，并且也已在高壓GaN PQFN結構中實現(xiàn)[2,3]。當這些單獨的引腳可用時，柵極驅動環(huán)路和電源環(huán)路在封裝內(nèi)是分開的，并且在外部連接時必須格外小心。
共源極電感的降低是以外部源極電感的代價為代價的，該外部源極電感被推到柵極環(huán)路之外。一旦移除了公共源電感，該外部電感就會由于設備速度的提高而導致接地反彈的增加[4]。
增強型GaN晶體管采用晶圓級芯片規(guī)模封裝（WLCSP），其端子采用焊盤柵格陣列（LGA）或球形柵格陣列（BGA）格式。其中一些器件沒有提供單獨的柵極返回源引腳，而是提供了許多非常低的電感連接，如圖2所示。這些封裝的總封裝電感通常小于100 pH。這大大減少了電感的所有分量，從而減少了所有與電感有關的問題。通過分配最靠近柵極的源極焊盤作為柵極環(huán)路和電源環(huán)路的“星形”連接點，這些LGA和BGA封裝可以與提供有專用柵極返回引腳或柵條的方式相同。
圖2：LGA（a）和BGA（b）格式的GaN晶體管顯示了器件電流流動的方向，該方向使共源電感最小
盡管最小化組成環(huán)路的各個元件的電感（即電容器ESL，器件引線電感和PCB互連電感）很重要，但設計人員還必須專注于最小化總環(huán)路電感。由于回路的電感由存儲在其中的磁能決定，因此可以通過使用相鄰導體之間的耦合來感應磁場自抵消，來進一步減小總回路電感。
通過將漏極和源極端子交織在設備的一側，會產(chǎn)生多個帶有相反電流的小環(huán)路，這些環(huán)路會通過磁場自抵消而降低總體電感。這不僅適用于圖3（a）所示的PCB走線，而且適用于圖3（b）所示的垂直焊料連接和層間連接過孔。通過形成多個小的磁場消除環(huán)路，總磁能和電感都將大大降低[5]。
圖3：安裝在PCB上的LGA GaN晶體管顯示交流電流（a）頂視圖（b）側視圖
通過將漏極電流和源極電流從中心線引出到器件的兩側，并復制磁場消除效果，可以進一步減小局部環(huán)路電感。這通過減少每個導體中的電流來工作，從而進一步降低了存儲的能量，并且較短的電流路徑產(chǎn)生了較低的電感。
常規(guī)電源回路設計
為了了解如何在實際布局中實現(xiàn)功率環(huán)路電感最小化，提出了兩種傳統(tǒng)的功率環(huán)路方法進行比較。這兩種方法分別稱為“橫向”和“垂直”。
橫向電源回路設計
橫向布局將輸入電容器和器件緊密放置在PCB的同一側，以最大程度地減小高頻電源環(huán)路的面積。此設計的高頻環(huán)路包含在PCB的同一側，并被視為橫向電源環(huán)路，因為電源環(huán)路在單個PCB層上橫向流動。使用LGA晶體管設計的橫向布局示例如圖4所示。該圖中突出顯示了高頻環(huán)路。
圖4：基于LGA GaN晶體管的轉換器的常規(guī)橫向功率環(huán)路：（a）頂視圖（b）側視圖
雖然最小化環(huán)路的物理尺寸對于降低寄生電感很重要，但內(nèi)層的設計也很關鍵。對于橫向電源環(huán)路設計，第一內(nèi)層用作“屏蔽層”。該層在屏蔽內(nèi)部電路免受高頻功率環(huán)路產(chǎn)生的磁場的影響方面起著關鍵作用。電源回路產(chǎn)生磁場，該磁場在屏蔽層中感應出電流，該電流沿與電源回路相反的方向流動。屏蔽層中的電流會產(chǎn)生磁場，以抵消原始電源環(huán)路的磁場。最終結果是消除了磁場，從而消除了寄生功率環(huán)路電感。
完整的屏蔽層緊鄰電源環(huán)路會產(chǎn)生橫向布局中最低的電源環(huán)路電感。這種方法在很大程度上取決于從電源環(huán)路到第一內(nèi)層[6]中包含的屏蔽層的距離。只要最上面的兩層非常接近，高頻環(huán)路電感就幾乎不依賴于總板厚