24小時聯系電話:18217114652、13661815404
中文
技術專題
高速電路設計抗干擾技術
隨著5G時代的到來，高速電路設計的需求增長很大。現在高速電路中，阻抗干擾的問題需要慎重對待，下面介紹高速電路設計時的抗干擾技術。
一、抑制干擾源措施
高速電路設計時，在電路板上的每個集成電路都并聯一個0.01-0.1 uF的電容，以減小集成電路對電源的影響，要注意高速電容的布線應靠近電源端并盡量粗短；在布線時要避免90度折線，減小高速噪聲發射，在三極管的兩段并接RC抑制電路，以降低三極管產生的噪聲；對于MCU I/O口可以采用光耦合、磁電耦合、繼電器隔離等措施；電路板的機殼要接地，以解決人身安全和防外界電磁場干擾。對于繼電器必須要增加續流二極管以消除斷開時產生的反電動勢的干擾；
二、電源與地線的抗干擾技術
高速電路設計中采用多點接地，交流地與信號地不要共用，以避免信號地與電路板外殼之間形成電路上的閉環回路。采用低通濾波器可以濾掉高速電路中的高次諧波，同時濾波器的輸入與輸出端走線要相互隔開；輸入電源布線與強電線分開，也可以采用隔離變壓器。
三、硬件看門狗抗干擾技術
在一些高速電路設計中，可以嘗試會采用專有的集成復位電路，當高速電路因干擾問題而導致電路故障時，專有的集成復位電路可以發出復位信號，以確保高速電路的運行正常。
四、通訊線布線的抗干擾技術
在高速電路設計抗干擾技術中我們一般主要采用光電隔離方法，這種方法能有效防止干擾從外界進入高速電路系統中。同時能有效抑制尖峰脈沖以及各種噪聲的干擾，從而提高了通信線路的信噪比。采用雙絞線進行信號傳輸，可以抗共模的噪聲，因為波阻抗高。最后利用長走線通訊阻抗匹配方法也可以抑制電路中的干擾。
五、軟件程序抗干擾技術
在一些嵌入式高速電路中，有的單純硬件方法不能徹底解決高速電路設計中的干擾問題。可嘗試使用軟件程序的方法進行抗干擾。
總之，高速電路設計抗干擾技術有很多，這里值介紹這么多，如果你有其它好的技術方法，歡迎交流。上海韜放電子提供專業的集成電路設計服務，如果您有這方面的需求，請與我們聯系。