24小時聯系電話:18217114652、13661815404
中文
技術專題
T型觸發器的設計| 使用SR，JK和D觸發器的電路，工作原理表
T型觸發器的設計| 使用SR，JK和D觸發器的電路，工作原理表
T觸發器也被稱為“觸發器”。為了避免在SR觸發器中出現中間狀態（也稱為禁止狀態），我們應該僅向觸發器提供一個輸入，稱為觸發輸入或切換輸入（T）。
然后，觸發器充當Toggle開關。切換意味著“更改下一個狀態輸出以補充當前狀態輸出”。
我們可以通過對JK觸發器進行簡單的修改來設計T觸發器。T觸發器是單個輸入設備，因此，通過將J和K輸入連接在一起并給它們提供稱為T的單個輸入，我們可以將JK觸發器轉換為T觸發器。
因此，T觸發器有時也稱為單輸入JK觸發器。
T觸發器的邏輯符號如下所示。它具有一個切換輸入（T）和一個時鐘信號輸入（CLK）。
T觸發器–觸發器電路
我們可以通過以下任何一種方法來構建T型觸發器：
將輸出反饋連接到SR觸發器的輸入中。
將具有T輸入和Q PREVIOUS輸出的XOR連接到D觸發器的數據輸入。
硬性-將J和K輸入連接在一起，并通過JK觸發器將其連接到T輸入。
使用SR觸發器
我們可以通過將與門連接到或非門SR鎖存器來構建一個T型觸發器。這些“與”門的輸入之一是從當前狀態輸出Q及其補碼Q到相應“與”門的反饋， 即Q到與R輸入相關聯的“與”門和Q到與S輸入相關聯的“與”門的反饋。
觸發輸入（T）共同連接到兩個“與”門作為輸入。AND門還與公共時鐘（CLK）信號連接。
在T型觸發器中，提供了窄觸發脈沖序列作為輸入（T），這將導致觸發器的輸出狀態發生變化。因此，這些觸發器也稱為Toggle觸發器。由SR鎖存器構成的T型觸發器的電路圖如下所示。
使用D觸發器
同樣，可以通過修改D觸發器來構造T觸發器。在D型觸發器中，輸出Q與T輸入進行異或，并在D輸入處給出。由D觸發器構成的T觸發器的電路如下所示。
使用JK觸發器
T觸發器的最簡單結構是JK觸發器。JK觸發器的J輸入和K輸入連接在一起，并提供了T輸入。由JK觸發器構成的T觸發器的邏輯電路如下所示。
在職的
T觸發器是一個邊沿觸發設備，即，輸入時鐘信號上的低到高或高到低的跳變將導致觸發器的輸出狀態發生變化。
T觸發器真相表
T觸發器的真值表如下所示。
|
以前的 |
下一個 |
|||
|
? |
Q上一個 |
Q上一個 |
Q NEXT |
Q NEXT |
|
0 |
0 |
1個 |
0 |
1個 |
|
0 |
1個 |
0 |
1個 |
0 |
|
1個 |
0 |
1個 |
1個 |
0 |
|
1個 |
1個 |
0 |
0 |
1個 |
如前所述，T觸發器是一個邊沿觸發設備。例如，考慮一個由NAND SR鎖存器構成的T型觸發器，如下所示。
如果輸出Q = 0，則上級NAND（NAND C）處于禁用狀態（沒有任何主要輸入），下級NAND（NAND D）門處于啟用狀態（來自Q的反饋是主要輸入）。這意味著，“觸發輸入”將RS觸發器的輸入條件設置為R = 1和S =0。如果您調用RS觸發器的真值表，則此條件將設置輸出。因此，Q變為1。
如果輸出Q = 1，則上級NAND處于啟用狀態，下級NAND門處于禁用狀態。這允許Toggle Input將RS觸發器的輸入設置為R = 0和S =1。這將使觸發器變為RESET，即Q = 0。
簡單來說，T型觸發器的操作是
當T輸入為低電平時，T觸發器的下一個狀態與當前狀態相同。
T = 0且當前狀態= 0，則下一個狀態= 0
T = 0且當前狀態= 1，則下一個狀態= 1
當T輸入為HIGH且在時鐘信號的正跳變期間，T觸發器的下一個狀態是當前狀態的補碼。
T = 1且當前狀態= 0，則下一個狀態= 1
T = 1，當前狀態= 1，則下一個狀態= 0
當每個傳入的觸發器交替更改SET和RESET輸入時，觸發器將切換。因此，要完成一個完整周期的輸出波形，需要兩個觸發器。這意味著T型觸發器的輸出恰好是輸入頻率的一半。因此，T觸發器將充當“分頻器電路”。
T觸發器的主要缺點是，只有在知道前一個狀態時，才知道觸發器在施加觸發脈沖時的狀態。
通常，T型觸發器不可用作IC。因此，可以通過使用JK觸發器，SR觸發器和D觸發器來構造它們。由JK觸發器制成的T觸發器的符號如下所示。
應用領域
現在讓我們看一下T型觸發器的幾個重要應用。
頻分電路
2 –位并行加載寄存器
頻分電路
通過將互補輸出Q'反饋到T輸入，可以將AT觸發器用作“分頻器電路”。使用T觸發器的分頻器的邏輯符號如下所示。
如果T型觸發器的輸入時鐘頻率為'f'Hz，則輸出Q處的脈沖頻率為'f / 2'Hz。我們可以級聯許多這樣的分頻器電路以進一步分頻。
使用T型觸發器的2位并行加載寄存器
我們使用寄存器和移位寄存器來存儲數據。但是，大小始終是諸如寄存器之類的存儲元素的主要考慮因素。因此，我們使用2位并行加載寄存器代替4位寄存器。
設計并行加載寄存器時，需要考慮兩個操作：
保留數據
并行加載數據
要保持T型觸發器的輸出，只需輸入T應該為0。但是并行負載是一個困難的部分。
并行加載是指在觸發器的輸出端獲取值X。為此，我們將X輸入與狀態輸出進行XOR運算，并將其分配給2比1的MUX。MUX的另一個輸入為常數0（邏輯低電平）。MUX的輸出連接到T型觸發器的輸入。
由于它是2位寄存器，因此需要兩個這樣的組合。2位并行負載寄存器的電路如下所示。
T觸發器的簡單入門教程，也稱為Toggle觸發器。您學習了如何使用其他觸發器（如SR觸發器，JK觸發器和D觸發器）設計T觸發器，Toggle觸發器的工作原理，T觸發器的真值表，以及有用的應用程序。