24小時聯系電話:18217114652、13661815404
中文
技術專題
如何在電路和傳輸線中使用輸入阻抗
如何在電路和傳輸線中使用輸入阻抗
輸入阻抗是那些在沒有很多上下文的情況下被拋出的術語之一。了解傳輸線理論的精髓的設計人員應該了解如何使用它來確定什么是“電長”互連，而不是僅僅使用 10% 的波長值作為經驗法則。輸入阻抗在電路中遵循類似的想法，盡管我們通常不會將電路視為具有連接不同組件的傳輸線。
輸入阻抗是了解電子產品中不同組件之間傳輸線連接的一個重要方面。輸入阻抗主要用于 RF 設計，但它可用于開發高速設計中的傳遞函數，然后可用于使用因果模型預測脈沖響應。在處理輸入阻抗時幾乎從未解決的問題之一是組件之間的互連如何修改傳播信號所見的阻抗。我將展示一些簡單的例子，說明這是如何發生的，以及它如何確定您的信號看到的實際輸入阻抗。
了解輸入阻抗
在之前的一篇文章中，我介紹了一組傳輸線的定義，其中包括輸入阻抗。在不重復該文章中的所有內容的情況下，我將簡要總結與輸入阻抗、特性阻抗、傳輸線和電路相關的重要定義。
電路輸入阻抗
如果我們看一個典型的電路，它可以有多個阻抗，如下圖所示。在這個概念性示例中，我們有一個驅動器，它具有一些定義的輸出阻抗 (Z out )，并且電路具有各種阻抗，這些阻抗組合在一起形成輸入阻抗。在下面的例子中，輸入阻抗就是等效阻抗 Z in = Z 1 + (Z 2 ||(Z 3 + Z 4 ))。
當驅動器激勵電路時，驅動器的輸出阻抗Z out和電路的輸入阻抗Z in之間存在反射系數（S11）。通過匹配阻抗，我們可以得到最小反射（相等的輸入和輸出阻抗）或最大功率傳輸（共軛匹配），或者對于電阻阻抗，兩者同時存在。輸入阻抗沒有告訴您的是電路內每個元件之間發生了什么。構成電路的四個阻抗中的任何一個阻抗之間都可能存在反射。
需要阻抗控制的現代組件將采用片上端接，這將在寬帶寬內提供可靠的阻抗值。在非常高的頻率下，由于封裝寄生（芯片電容和引腳/鍵合線電感），輸出阻抗將再次變為無功，這將限制從驅動器到負載的功率傳輸。
這涵蓋了直接連接到電路的驅動器組件的基礎知識。當我們現在在驅動器和負載電路之間有一條傳輸線時會發生什么？
傳輸線+電路
現在，如果驅動器和接收器之間有一條傳輸線，我們就有一個位于源組件附近的“新”輸入阻抗。這個輸入阻抗現在取決于傳輸線的特性阻抗、線的長度和沿線的傳播常數。
這是我們得到傳輸線臨界長度定義的地方；它基于傳播常數、線路長度和頻率之間的關系，任何有關上升時間的規則都只是一個近似值，不應用于高速設計或射頻設計。這也是大多數指南結束并且他們沒有繼續探索 RF 設計或高速設計中的實際情況的情況之一。
級聯元件的輸入阻抗
現在我們需要考慮一個真實的情況，在一條傳輸線上有多個元素，甚至多條線路，所有這些元素都級聯以形成一個更復雜的網絡。在這種情況下輸入阻抗是多少？
讓我們考慮一下您在 RF 設計或 PCIe 布線中可能遇到的常見情況，在這種情況下，您在線路上放置了一個交流耦合電容器。在雷達頻率的 RF 情況下，或者在較新的 PCIe 代或可能的高速以太網中發現非常高的帶寬信號時，互連的作用就像在線路的每個部分之間有兩個傳輸線部分。那么三個元件級聯時的輸入阻抗是多少？
答案是：在源端看到的輸入阻抗與所有下游部分的輸入阻抗有關。這是一個歸納問題，如下圖所定義。電容器將有自己的輸入阻抗值 (Z inC )，這取決于傳輸線#2 的輸入阻抗和負載阻抗。兩個輸入阻抗將決定傳輸線#1 的輸入阻抗。
希望您能看到這種歸納推理如何無限期地繼續下去。上述情況與您在高速數字系統中遇到的情況一樣復雜，除非您必須穿過連接器，在這種情況下您將處理級聯 S 參數。在 RF 系統中，如果您現在必須設計阻抗匹配網絡，并且在您努力匹配系統每個部分之間的阻抗時，系統的尺寸可能會變大，它會變得非常復雜。有一篇關于在 JPIER 中為分支和級聯系統實現這種方法的很棒的論文：
上述系統應該提出的一個突出問題是：輸入端看到的 S 參數是什么？因為我們有一個級聯系統，您需要確定該網絡的級聯 S 參數矩陣。使用上面顯示的迭代輸入阻抗，您可以在輸入端口獲得 S11，但僅此而已。要獲得完整的 S 參數，您需要使用涉及可級聯參數集的矩陣計算；ABCD 參數是理想的。事實上，如果您使用 MATLAB 進行計算，他們的文檔說明他們使用 ABCD 到 S 參數的轉換來獲得上述網絡的級聯 S 參數。最好進行這些計算，因為它們可以構成評估互連設計的測量基礎。