24小時聯系電話:18217114652、13661815404
中文
技術專題
模擬信號帶寬及其與電源完整性的關系
隨著越來越多的設備以更快的邊沿速率和更高的頻率運行，不能認為電源完整性與信號完整性是分開的。在任何數字PCB設計中，都需要精心設計PDN，以提供穩定的電源和低瞬態振鈴。數字系統所需的步驟與模擬系統中使用的步驟相同，但由于這些板卡中的模擬信號帶寬非常窄，因此在模擬系統中也存在一些例外。
數字設計人員和模擬設計人員傾向于對信號行為的看法大相徑庭。數字設計人員傾向于擔心時域中的瞬態振鈴之類的事情，因為這是為了確保（例如）饋入傳輸線的+5 V信號在接收器處被讀取為+5 V信號。模擬設計人員需要擔心在模擬信號帶寬內會發生什么—在其他頻率下發生的情況無關緊要。讓我們看看如何在模擬信號帶寬的背景下解釋PDN阻抗頻譜，以及如何設計模擬PDN以實現電源完整性。
模擬電源完整性設計
就像數字PDN設計一樣，模擬PDN需要向下游的模擬IC提供穩定的電源。功率變化會在敏感的模擬和數字電路的輸出中產生抖動（即，相位噪聲）。這種形式的噪聲會導致數字信號出現不可接受的偏斜，或者無法在模擬信號中得到適當補償的不可接受的相位差。在這兩種情況下，在下游組件處看到的噪聲電平都無法始終得到補償或抑制。
同樣，當組件從電源汲取電流時，兩種類型的PDN都會經歷強烈的瞬變。如果PDN中的去耦不足，則這些瞬變會產生強烈的電壓波動，并作為相位噪聲傳播到輸出。另外，PDN中的強瞬變會激發從板邊緣發出的板腔諧振（對于內部電源平面），或者從電源軌（在表面層上）產生強輻射。解決這兩種類型的噪聲需要精確設計疊層幾何形狀，以及將PDN設計為具有低阻抗。
對于數字信號，應使用哪個PDN阻抗值？由于PDN模型中并行RLC元素的排列，PDN具有多個諧振，因此尚不清楚。數字信號的帶寬可能跨越數十年，因此帶寬很有可能會與PDN阻抗譜中的峰值重疊。相反，模擬信號帶寬值非常窄，僅占信號載頻的一小部分。您的工作是對PDN進行工程設計，以使PDN阻抗頻譜在整個相關帶寬內相對平坦。
比較PDN上的數字和模擬信號帶寬
下圖顯示了一個具有復雜PDN阻抗譜的示例。
使用多個去耦電容器將PDN上的數字和模擬信號帶寬進行比較的示例
在該圖中，目標阻抗值為20毫歐。對于我們的示例數字信號，帶寬與PDN中的幾個諧振峰重疊。當輸出這種特定類型的數字信號的數字組件切換時，它將吸收一些傅立葉頻譜的瞬態電流，而該傅立葉頻譜不在此帶寬之內。這意味著瞬態電流中的某些頻率分量會出現高阻抗，從而產生很大的電壓波動。盡管所有PDN阻抗峰值均低于目標阻抗值，但信號看到的凈阻抗將約為31 mOhms（信號帶寬中三個共振峰的峰值阻抗之和）。這會在時域中產生較大的電壓波動，超過電壓紋波極限約50％。
對于上圖中的模擬信號，帶寬非常窄，并且不與任何PDN諧振重疊。由模擬組件在該帶寬內吸收模擬信號而產生的任何瞬變都不會產生明顯的紋波，并且會在電壓容限范圍內工作。無論您是使用數字信號還是模擬信號，PDN都可以看作是濾波器，對從電源汲取的電流信號起作用。對于模擬信號和數字信號，時域中的電壓波動都可以使用傅立葉逆變換簡單地計算出來：
使用多個去耦電容器將PDN上的數字和模擬信號帶寬進行比較的示例
請注意，電流汲取必須建模為因果源，即，對于t <0，它必須為零。對于僅汲取單個頻率成分的模擬分量，進入PDN的電流將在特定信號處的某些信號處振蕩。模擬組件運行時的頻率，因此阻抗函數只是一個增量函數。該傅立葉變換是微不足道的，并且減小到諧波電壓波動。當我們處理直接從電源中汲取其他重復波形的模擬組件（例如鋸齒波）時，現在我們可以減少到數字設計的情況，在這種情況下，必須在廣泛的范圍內考慮信號行為和PDN阻抗帶寬。