24小時聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
了解采樣和保持電路
了解采樣和保持電路
采樣和保持電路是一種模擬設(shè)備，它獲取不斷變化的模擬信號的電壓并將其保持在一致的電平一段時間。采樣和保持電路通常用于在模數(shù)轉(zhuǎn)換器 (ADC) 中濾除輸入信號中的異常，這可能會損害轉(zhuǎn)換。在典型的采樣保持電路中，電容器保持電荷，并且至少增加一個開關(guān)器件，例如場效應(yīng)晶體管開關(guān)，并且通常增加一個運算放大器（運算放大器）。最簡單的采樣保持電路原理圖如圖 1 所示。
圖 1：最簡單的采樣保持電路
Vs：輸出信號
C：電容器
S：作為開關(guān)工作的 MOS 晶體管
Va：輸入信號
時鐘脈沖激活開關(guān) (S)。根據(jù)時鐘脈沖，輸入信號被采樣或保持為最近采樣的值。當(dāng)時鐘脈沖為高電平時對輸入信號進行采樣，并在時鐘脈沖為低電平時保留這些值。該電路可以在兩種模式下工作，這取決于采樣和保持時鐘信號的邏輯電平。時鐘切換的輸入脈沖和電路的輸出如下圖所示。
圖 2：開關(guān)時鐘脈沖和電路輸出
為什么需要采樣和保持電路？
如果 ADC 的輸入模擬電壓擺動超過 ± 1/2 LSB，則輸出數(shù)字值可能是錯誤的。為了使 ADC 高效工作并提供正確的結(jié)果，輸入源的模擬電壓應(yīng)在轉(zhuǎn)換期間保持恒定。響應(yīng)采樣命令，輸入模擬信號由采樣保持電路采樣并存儲輸出值，直到接收到下一個采樣命令。
采樣和保持電路的類型
用于采樣和存儲數(shù)據(jù)的電路有多種設(shè)計和尺寸。我們將討論一些采樣和保持電路。值得注意的是，以下每個電路都使用 JFET 作為開關(guān)。在電路中，JFET 在采樣時間內(nèi)打開，在此期間保持電容中的電荷達到最大值，不能超過輸入信號。當(dāng)采樣周期結(jié)束時，JFET 關(guān)斷，保持電容與輸入信號斷開。通過斷開電容，確保輸出與輸入電壓保持一致，并且不隨輸入信號的變化而變化。可能是保持電容兩端的電壓具有低壓差并且使用這兩個緩沖器來補償?shù)那闆r，一個在輸出端，另一個在輸入端。
第一種采樣保持電路如下圖所示，稱為開環(huán)電路。
圖3：開環(huán)式采樣保持電路
由于這是一個開環(huán)電路，因此它被認(rèn)為是比其他閉環(huán)電路更快的采樣和保持電路。由于該電路中沒有反饋（閉環(huán)配置），因此它比閉環(huán)電路更快。另一方面，閉環(huán)設(shè)計通過反饋產(chǎn)生更高的精度。對于采樣和保持電路，采集時間是一個關(guān)鍵因素，必須盡可能短。采集時間主要取決于三個因素；(i) OpAmp 壓擺率，(ii) 達到的最大輸出電流，以及 (iii) RC 時間常數(shù)，其中 C 代表保持電容，R 代表導(dǎo)通電阻。
下面的反饋回路電路是前一個的改進變體。因為 JFET 的導(dǎo)通電阻包含在反饋回路中，所以其他兩個參數(shù)決定了采集時間。
圖 4：閉環(huán)采樣保持電路
通過提供電壓增益，以下電路表現(xiàn)出色。要計算電路的電壓增益，可以使用反饋電阻器 (Rf) 和輸入電阻器 (R1)（電壓增益的公式如下所示）。
A = 1 + (Rf / R1)
圖 5：閉環(huán)采樣和保持電壓增益電路
最后一個電路比前一個電路提供了一些優(yōu)勢。最重要的變化是保持電容的位置，這導(dǎo)致 的同相端電壓相等，電容兩端的電壓除以放大器的增益。因此，保持電容充電更快，從而導(dǎo)致更快的采集時間。
圖 6：具有同相端子的閉環(huán)采樣和保持電壓增益電路
采樣和保持電路操作
下面顯示了一個典型的采樣和保持操作電路，以及實際的組件。
如上面的電路設(shè)計所示，使用了一個電容器、一個運算放大器和一個 N 溝道 JFET。2N4339 晶體管的柵極端子連接到命令輸入（PWM 輸入）。為了控制 JFET 的操作，二極管 1N4007 連接在 JFET 和命令輸入之間。
該電路中使用的 JFET 是具有高增益的低噪聲 N 溝道 JFET。JFET 的導(dǎo)通取決于柵源電壓，它僅在該電壓在 -0.3V 和 -50V 之間時導(dǎo)通（此 JFET 的最大值為 50）。對于本電路，脈沖值設(shè)置為 15V，命令輸入值的開始設(shè)置為 -15V。當(dāng)命令輸入電壓為負(fù)時，二極管正向偏置，推動晶體管導(dǎo)通，反之亦然。
該電路需要一個電壓跟隨器電路，在這個電路中是一個運算放大器（741），因為這個運算放大器具有低輸出阻抗和高輸入阻抗。當(dāng)輸入信號具有低電流時使用電壓跟隨器，因為它可以為后續(xù)步驟提供足夠的電流。
當(dāng)命令輸入為高電平時，晶體管關(guān)閉，電容器開始充電至最大值。此操作將在晶體管導(dǎo)通狀態(tài)期間存儲輸入信號的樣本。當(dāng)命令輸入為低電平時，晶體管作為開路開關(guān)運行，這導(dǎo)致電容器具有高阻抗，從而防止放電并允許電荷長時間存儲，這稱為保持期。每個 S/H 電路都需要一些時間來對輸入信號進行采樣，這段時間稱為采樣周期。
性能參數(shù)
采樣和保持電路的質(zhì)量使用不同的因素進行測量，包括非線性、增益誤差、輸入失調(diào)電壓和其他放大器特定的指標(biāo)。另一方面，采樣和保持電路具有一些顯著特征。所有這些特性都可用于評估器件在保持模式下的操作以及從采樣到保持模式的轉(zhuǎn)換過程中的性能。下圖可以幫助我們更好地理解這些品質(zhì)。
采集時間（tac）：
在采樣期間，采集時間是保持電容中的電荷達到接近輸入電壓的水平所需的時間。它受三個因素影響：
RC 時間常數(shù)是用于計算時間長度的常數(shù)
Op-Slew-Rate Amp's 是晶體管中的晶體管中的晶體管中的晶體管中的晶體管的速率
運算最大放大器的輸出電流
光圈時間：
這是保持命令開始和 VO 監(jiān)控 Vi 之間的延遲。跨驅(qū)動器和開關(guān)電路的傳播延遲是這種延遲的最常見來源。保持命令必須提前一個孔徑時間啟動，以獲得最佳時序。
孔徑不確定度：
孔徑時間并不一致，并且因樣本而異。這種類型的不確定性被稱為孔徑不確定性。這將對保持指揮部的發(fā)展產(chǎn)生重大影響。
保持模式穩(wěn)定時間：
應(yīng)用保持命令后，輸出 (V O ) 在特定誤差帶百分比（0.01%、0.1% 或 1%）內(nèi)的穩(wěn)定時間稱為保持模式穩(wěn)定時間。
保持步驟：
在從采樣模式切換到保持模式時，寄生電容可能會導(dǎo)致保持電容器和開關(guān)之間發(fā)生意外的電荷轉(zhuǎn)移。這對電容器電壓和輸出電壓都有影響。保持步長是輸出電壓和所需值之間的差值。
饋通：
在保持模式下，開關(guān)的寄生電容可能會在 V I和 V O之間產(chǎn)生交流耦合。出現(xiàn)饋通現(xiàn)象，導(dǎo)致輸出電壓隨輸入電壓的變化而變化。
下垂：
當(dāng)漏電流使保持電容器兩端的電壓下降時，就會產(chǎn)生電壓下降。
好處：
傳統(tǒng) SH 電路的主要優(yōu)勢在于它可以幫助獲取 ADC 值，同時保持采樣的模擬輸入電壓。
如果同時對來自所有通道的模擬樣本進行采樣，則采樣和保持電路可以改善多通道 ADC 中不同通道之間的同步。
在多路復(fù)用電路中，可以使用 SH 電路來減少串?dāng)_。
采樣保持電路的應(yīng)用
S/H 電路有多種用途。以下是此類電路的一些應(yīng)用：
模數(shù)轉(zhuǎn)換器 (ADC)
數(shù)字接口
操作用放大器
模擬信號解復(fù)用器
數(shù)據(jù)分發(fā)系統(tǒng)
多路復(fù)用器輸出被存儲。
脈沖調(diào)制系統(tǒng) (PMS) 是一種脈沖調(diào)制系統(tǒng)
結(jié)論
模數(shù)轉(zhuǎn)換器中的采樣和保持電路是一個簡單的采樣和保持電路，它采用 MOSFET 和電容器，以及其他類型的采樣和保持電路，一些影響采樣和保持電路性能的重要標(biāo)準(zhǔn)，以及采樣和保持電路應(yīng)用。