24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
解決高速PCB中的偏移源
解決高速PCB中的偏移源
有時(shí)，當(dāng)我們談?wù)撈睍r(shí)，我們并沒有像我們應(yīng)該的那樣具體。大多數(shù)關(guān)于歪斜和抖動(dòng)的討論都涉及布線期間產(chǎn)生的歪斜類型，即由于差分對中的長度不匹配和光纖編織引起的歪斜。事實(shí)上，有許多不同的歪斜來源會(huì)導(dǎo)致互連上的總抖動(dòng)，在需要精確時(shí)序控制的串行和并行總線中量化這些歪斜很重要。
如果您編譯一個(gè)歪斜源列表，您會(huì)發(fā)現(xiàn)纖維編織引起的歪斜只是一長串歪斜源中的一個(gè)條目。我們將在下面查看可能的偏差源列表，并了解它們?nèi)绾斡绊懩?span>PCB的操作。從下面的列表中，我們將看到，通過注意PCB基板中的纖維編織結(jié)構(gòu)，并不能簡單地解決其中一些與歪斜有關(guān)的問題。
偏斜的來源
這里要注意的第一點(diǎn)是抖動(dòng)和歪斜之間的區(qū)別，以及隨機(jī)和確定性抖動(dòng)/歪斜之間的區(qū)別。可能我見過的最好的歪斜定義來自 Steve Corrigan 撰寫的舊德州儀器應(yīng)用筆記。在本應(yīng)用筆記中，Steve 將抖動(dòng)描述為“所有偏差的總和”。這應(yīng)該說明為什么有些作者有時(shí)會(huì)交替使用“jitter”和“skew”（我自己錯(cuò)誤地這樣做了）。JEDEC 對抖動(dòng)和偏斜有自己的定義。
無論您使用哪個(gè)術(shù)語，有時(shí)“抖動(dòng)”和隨機(jī)偏斜之間存在關(guān)聯(lián)，而“偏斜”一詞將用于指代偽隨機(jī)或確定性偏斜。實(shí)際上，隨機(jī)偏差只有一個(gè)來源：熱噪聲。構(gòu)成所有物質(zhì)的原子和分子的隨機(jī)運(yùn)動(dòng)確實(shí)會(huì)導(dǎo)致電子電路中的噪聲，但它只在高精度的低水平測量中很重要。在大多數(shù)應(yīng)用程序中，您需要擔(dān)心的偏差源是確定性的，并且可以鏈接回根本原因。
下表顯示了 PCB 中可能出現(xiàn)的偏差源列表，以及每個(gè)出現(xiàn)的位置的簡要說明。
|
纖維編織引起的歪斜 |
由于PCB基板材料的構(gòu)造周期性地不均勻和各向異性。優(yōu)選機(jī)械鋪展的玻璃織物以減少這種情況。 |
|
周期性偏斜 |
由系統(tǒng)中其他來源引起的周期性噪聲引起，例如高速 I/O 切換引起的電源軌噪聲。 |
|
有界不相關(guān)偏斜 |
串?dāng)_引起的；這種偏差與受害互連上的活動(dòng)無關(guān)，因此它看起來是隨機(jī)的。 |
|
占空比失真 |
這可能是另一個(gè)噪聲源的副作用。它指的是開關(guān)閾值或邏輯閾值偏離其理想值的情況，這會(huì)取代脈沖串的上升沿。 |
|
符號(hào)間干擾 |
由接收器測量的反射和隨后的干擾引起；反射符號(hào)可以在所有后續(xù)符號(hào)上創(chuàng)建一個(gè)早期或晚期上升沿。 |
|
數(shù)據(jù)相關(guān)脈寬調(diào)制 |
這是高速通道中帶寬限制特性的副作用（例如，損耗或終端的分散、寄生電容） |
這張表有很多事情要做；我們有多個(gè)歪斜來源與纖維編織效果無關(guān)，無法通過應(yīng)用長度匹配來解決！但是，如果您查看第一行下方，我們會(huì)看到這些偏斜的大部分來源出現(xiàn)在系統(tǒng)級(jí)別，這是由于系統(tǒng)中不同功能塊之間或芯片和電路板之間的一些相互作用。
你能消除所有偏斜嗎？
不幸的是，答案是“不”，你永遠(yuǎn)無法完全消除偏斜。即使您抑制了上面列出的所有確定性偏斜源，由于熱噪聲，仍然會(huì)有一定數(shù)量的隨機(jī)偏斜。盡管您永遠(yuǎn)無法完全消除偏斜，但您可以通過一些基本的布局指南將其最小化。
玻璃編織： 使用更緊密的編織材料，如散布玻璃；這直接面對纖維編織引起的歪斜。
串?dāng)_和寄生：了解導(dǎo)致兩個(gè)互連之間寄生耦合的原因，并規(guī)劃布局以減少這種耦合。處理寄生耦合的最簡單方法是適當(dāng)?shù)寞B層設(shè)計(jì)，以實(shí)現(xiàn)適當(dāng)?shù)慕拥夭季帧?span>
端接：確保通道以平坦的目標(biāo)阻抗進(jìn)行端接，達(dá)到通道所需的帶寬限制。換句話說，確保通道至少終止于通道的奈奎斯特頻率。
電源完整性：確保需要對高速信號(hào)進(jìn)行精確時(shí)序或邊緣速率精確時(shí)序的組件接收穩(wěn)定的電源。
處理完這些問題后，可以應(yīng)用標(biāo)準(zhǔn)差分或并行總線延遲調(diào)整結(jié)構(gòu)來補(bǔ)償PCB中剩余的偏移，以處理任何長度不匹配。此時(shí)，即使互連中存在一些殘余偏斜，大部分偏斜也將得到解決，并且信號(hào)仍將在接收器 I/O 處對齊。